A coprocessor coupled to a hardware processor and capable of performing multimedia operations is provided. The coprocessor includes an instruction fetch and decode unit which is coupled to a plurality of execution units including an integer execution unit and a multimedia execution unit. The coprocessor includes a superscalar architecture and each of the execution units includes a plurality of pipelined stages. Accordingly, the multimedia execution unit has several integer execution units which can be executed in parallel for improved multimedia performance. A visible register set is coupled to the integer execution unit for receiving operands to initialize operation of the coprocessor. Further, a first register file is coupled to the multimedia execution unit and a second register file is coupled to the integer execution unit. A memory bus coupled to memory and the integer execution unit is used for accessing data and multimedia applications in memory as indicated by values in the visible register set.

Un coprocessor juntado a un procesador del hardware y capaz de realizar operaciones de los multimedia se proporciona. El coprocessor incluye una instrucción trae y descifra la unidad que se junta a una pluralidad de unidades de la ejecución incluyendo una unidad de la ejecución del número entero y una unidad de la ejecución de los multimedia. El coprocessor incluye una arquitectura superscalar y cada uno de las unidades de la ejecución incluye una pluralidad de etapas canalizadas. Por consiguiente, la unidad de la ejecución de los multimedia tiene varias unidades de la ejecución del número entero que se puedan ejecutar en el paralelo para el funcionamiento mejorado de los multimedia. Un sistema visible del registro se junta a la unidad de la ejecución del número entero para recibir operandos para inicializar la operación del coprocessor. Además, un primer archivo del registro se junta a la unidad de la ejecución de los multimedia y un segundo archivo del registro se junta a la unidad de la ejecución del número entero. Un autobús de la memoria juntado a la memoria y a la unidad de la ejecución del número entero se utiliza para los usos de los datos que tienen acceso y de los multimedia en memoria según lo indicado por valores en el sistema visible del registro.