A computer system comprises: a processing system for processing data; a memory for storing data processed by, or to be processed by, the processing system; a memory access controller for controlling access to the memory; and at least one data buffer for buffering data to be written to or read from the memory. A burst controller is provided for issuing burst instructions to the memory access controller, and the memory access controller is responsive to such a burst instruction to transfer a plurality of data words between the memory and the data buffer in a single memory transaction. A burst instruction queue is provided so that such a burst instruction can be made available for execution by the memory access controller immediately after a preceding burst instruction has been executed. Each such burst instruction includes or is associated with a parameter defining a spacing between locations in the memory to be accessed in response to that burst instruction, and the memory access controller is responsive to such a burst instruction to transfer a plurality of data elements between the memory, at locations spaced in accordance with the spacing parameter, and the data buffer in a single memory transaction. The system is particularly applicable for processing media which has high spatial locality and regularity, but low temporal locality, and enables high performance to be extracted from cheap memory.

Um sistema computatorizado compreende: um sistema processando para dados processando; uma memória para armazenar dados processada perto, ou para ser processado perto, o sistema processando; um controlador do acesso de memória para o acesso controlando à memória; e ao menos um amortecedor dos dados para que os dados do buffering sejam escritos a ou lidos da memória. Um controlador do estouro é fornecido emitindo estourou instruções ao controlador do acesso de memória, e o controlador do acesso de memória é responsivo a tal instrução do estouro para transferir um plurality de palavras de dados entre a memória e o amortecedor dos dados em uma única transação da memória. Uma fila da instrução do estouro está fornecida de modo que tal instrução do estouro possa ser feita disponível para a execução pelo controlador do acesso de memória imediatamente depois que uma instrução estourada precedendo foi executada. Cada tal instrução do estouro inclui ou é associada com um parâmetro que define um afastamento entre posições na memória a ser alcançada em resposta àquela instrução estourada, e o controlador do acesso de memória é responsivo a tal instrução do estouro para transferir um plurality de elementos de dados entre a memória, nas posições espaçadas de acordo com o parâmetro de afastamento, e ao amortecedor dos dados em uma única transação da memória. O sistema é particularmente aplicável para meios processando que tem o locality e o regularity spatial elevados, mas o locality temporal baixo, e permite o desempenho elevado de ser extraído da memória barata.