According to one embodiment, a computer system is disclosed that includes a memory and a memory controller coupled to the memory. The memory controller includes an arbitration unit that may be programmed to operate according to a first arbitration mode or a second arbitration mode. The computer system also includes a first device and a second device coupled to the arbitration unit. According to a further embodiment, the first device is assigned a higher priority classification than the second device for accessing the memory while the arbitration unit is operating according to the first arbitration mode. In addition, the first device and the second device are assigned equal priority classifications for accessing the memory while the arbitration unit is operating according to the second arbitration mode.

Согласно одному воплощению, система компьютера показана которая вклюает память и регулятор памяти соединенные к памяти. Регулятор памяти вклюает блок арбитража может быть запрограммирован для того чтобы работать согласно первому режиму арбитража или второму режиму арбитража. Система компьютера также вклюает первое приспособление и второе приспособление соединенные к блоку арбитража. Согласно более последующему воплощению, первому приспособлению задают классифицирование высокийа приоритет чем второму приспособлению для достигать памяти пока блок арбитража работает согласно первому режиму арбитража. In addition, первому приспособлению и второму приспособлению задают равные классифицирования приоритета для достигать памяти пока блок арбитража работает согласно второму режиму арбитража.

 
Web www.patentalert.com

< (none)

< Determination of a best offset to detect an embedded pattern

> Hierarchical data storage management

> (none)

~ 00022