The comparators described herein comprise bit manipulation cells of a number of logic cells each built up of AND, OR etc. logic gates interconnected in parallel to make up one or more layers and do not rely on clocks, instead operating asynchronously. This makes the comparators highly robust and fault tolerant, and well suited for use as binary neurons in high integrity systems. They are less susceptible to radio frequency interference induced data corruption than alternative register-based implementations. Planar Hamming comparators capable of comparing two dimensional input arrays are also described.

Die Komparatoren, die hierin beschrieben werden, enthalten Bitverarbeitungzellen von einer Anzahl von Logikzellen jede aufgebaut von UND ODER die etc. Logikgatter, die in der Ähnlichkeit zusammengeschaltet werden, um eine oder mehr Schichten zu bilden und beruhen nicht auf Taktgebern, stattdessen asynchronously funktionierend. Dieses bildet die Komparatoren in hohem Grade robust und bemängelt tolerantes, und gut entsprochen für Gebrauch als binäre Neuronen in den hohen Vollständigkeit Systemen. Sie sind gegen verursachte Datenkorruption der Hochfrequenz Störung als alternative register-based Implementierungen weniger empfindlilch. Die planaren Hamming Komparatoren, die zum Vergleichen der zweidimensionalen Eingang Reihen fähig sind, werden auch beschrieben.