A method and system for dicing a semiconductor wafer providing a structure with greatly reduced backside chipping and cracking, as well as increased die strength. Semiconductor chip structures obtained from wafers diced according to this invention are also encompassed.

Een methode en een systeem om een een structuur voorziet van zeer verminderde achtereindscherf en halfgeleiderwafeltje te dobbelen dat, evenals een verhoogde matrijzensterkte barst. De de spaanderstructuren van de halfgeleider die uit wafeltjes worden die volgens deze uitvinding worden gedobbeld verkregen worden ook omvat.

 
Web www.patentalert.com

< Method for reducing damage to wafer cutting blades during wafer dicing

< Apparatus for reducing damage to wafer cutting blades during wafer dicing

> Techniques for dicing substrates during integrated circuit fabrication

> Device for dicing garlic

~ 00022