A method and apparatus for enhancing noise tolerance in dynamic Silicon-On-Insulator (SOI) logic gates improves the performance of dynamic gates using SOI technology. In particular implementations of logic, the logic inputs can be used to enable a pull-up chain constructed from a plurality of transistors. This pull-up chain holds the preset voltage on the summing node of the dynamic logic gate while the logic inputs are in a combination where parasitic bipolar transistors in the input logic chains conduct. The pull-up chain prevents spurious operation of the logic gate due to the conduction of the parasitic bipolar transistors. The pull-up also prevents spurious operation due to charge sharing that occurs when a device in the logic chain is enabled while another device is disabled. The charge sharing occurs due to charging the diffusion capacitance of the device which is disabled.

Um método e um instrumento para realçar a tolerância do ruído em portas dinâmicas da lógica do Silicone-Em-Isolador (SOI) melhoram o desempenho de portas dinâmicas usando a tecnologia de SOI. Em execuções particulares da lógica, as entradas da lógica podem ser usadas permitir puxam-acima a corrente construída de um plurality dos transistor. Este puxe-acima as preensões da corrente pré-ajustam a tensão no nó somando da porta dinâmica da lógica quando as entradas da lógica forem em uma combinação onde transistor bipolares parasíticos na conduta das correntes da lógica da entrada. Puxe-acima chain impede a operação spurious da porta da lógica devido à condução dos transistor bipolares parasíticos. Puxe-acima impede também a operação spurious devido a compartilhar da carga que ocorre quando um dispositivo na corrente da lógica é permitido quando um outro dispositivo for disabled. Compartilhar da carga ocorre devido a carregar a capacidade de difusão do dispositivo que é disabled.