The disclosed devices are several forms of a timing insensitive glitch-free (TIGF) logic device. The TIGF logic device can take the form of any latch or edge-triggered flip-flop. In one embodiment, a trigger signal is provided to update the TIGF logic device. The trigger signal is provided during a short trigger period that occurs at adjacent times from the evaluation period. In latch form, the TIGF latch includes a flip-flop that holds the current state of the TIGF latch until a trigger signal is received. A multiplexer is also provided to receive the new input value and the old stored value. The enable signal functions as the selector signal for the multiplexer. Because the trigger signal controls the updating of the TIGF latch, the data at D input to the TIGF latch and the control data at the enable input can arrive in any order without suffering from hold time violations. Also, because the trigger signal controls the TIGF updates, the enable signal can glitch often without negatively affecting the proper operation of the TIGF latch. In flip-flop form the TIGF flip-flop includes a first flip-flop that holds the new input value, a second flip-flop that holds the current stored value, and a clock edge detector. All three of these components are controlled by the trigger signal for updating the TIGF flip-flop. A multiplexer is also provided with the edge detector signal functioning as the selector signal. Because one dedicated first flip-flop stores the new input value which effectively blocks input changes during evaluation, hold time violations are avoided. With the trigger signal controlling the TIGF flip-flop updates, clock glitches do not affect the hardware model of the user design circuit that uses the TIGF flip-flop as the emulated flip-flop.

Les dispositifs révélés sont plusieurs formes d'un dispositif de logique problème-libre peu sensible de synchronisation (TIGF). Le dispositif de logique de TIGF peut prendre la forme de n'importe quel verrou ou bascule déclenchée par front d'impulsion. Dans une incorporation, un signal de déclenchement est fourni pour mettre à jour le dispositif de logique de TIGF. Le signal de déclenchement est fourni pendant une période courte de déclenchement qui se produit aux heures adjacentes de la période d'évaluation. Sous la forme de verrou, le verrou de TIGF inclut une bascule qui tient l'état actuel du verrou de TIGF jusqu'à ce qu'un signal de déclenchement soit reçu. Un multiplexeur est également fourni pour recevoir la nouvelle valeur d'entrée et la vieille valeur stockée. Le signal de permettre fonctionne comme signal de sélecteur pour le multiplexeur. Puisque le signal de déclenchement commande la mise à jour du verrou de TIGF, les données à l'entrée de D au verrou de TIGF et les paramètres à l'entrée de permettre peuvent arriver dans n'importe quel ordre sans souffrir des violations de temps de prise. En outre, parce que le signal de déclenchement commande les mises à jour de TIGF, le problème de bidon de signal de permettre souvent sans affecter négativement le fonctionnement approprié du verrou de TIGF. Sous la forme de bascule la bascule de TIGF inclut une première bascule qui tient la nouvelle valeur d'entrée, une deuxième bascule qui tient la valeur stockée courante, et un détecteur de bord d'horloge. Chacun des trois de ces composants est commandé par le signal de déclenchement pour mettre à jour la bascule de TIGF. Un multiplexeur est également équipé de signal de détecteur de bord fonctionnant comme signal de sélecteur. Puisque l'une première bascule consacrée stocke la nouvelle valeur d'entrée qui bloque efficacement des changements d'entrée pendant l'évaluation, des violations de temps de prise sont évitées. Avec le signal de déclenchement commandant les mises à jour de bascule de TIGF, les problèmes d'horloge n'affectent pas le modèle de matériel du circuit de conception d'utilisateur qui emploie la bascule de TIGF comme bascule émulée.