A device and method for sensing the status of a non-volatile magnetic latch. A cross-coupled inverter pair latch cell is employed for the data sensing. During the `Sense` cycles, the inputs to the latch cell are from Giant Magneto-Resistive effect devices, each located in its respective inverter pair. The magneto-resistive storage devices have complimentary resistance states written into them. A switch, connected to the inverter pairs, is used to reset and initiate a regenerative sequence. Whenever the switch is turned on (reset) and off (regenerate), the latch cell will sense a potential imbalance generated by the magneto-resistive storage devices with complimentary resistance. During regeneration, the imbalance will be amplified and eventually the inverter pairs will reach a logic high or logic low state. The latch can be used as a memory circuit, however, upon loss of power the memory is retained. The state of the circuit is retained inside of GMR components. On-chip current lines are used to control the states of the components.

Um dispositivo e um método para detetar o status de uma trava magnética permanente. Uma pilha entrelaçada da trava do par do inversor é empregada para detetar dos dados. Durante os ciclos de Sense` do `, as entradas à pilha da trava são dos dispositivos magneto-Resistive gigantes do efeito, cada um situado em seu par respectivo do inversor. Os dispositivos de armazenamento magneto-resistive têm os estados complimentary da resistência escritos neles. Um interruptor, conectado aos pares do inversor, é usado restaurar e iniciar uma seqüência regenerativa. Sempre que o interruptor é girado em (restauração) e fora (regenerado), a pilha da trava detetará um desequilíbrio potencial gerado pelos dispositivos de armazenamento magneto-resistive com resistência complimentary. Durante a regeneração, o desequilíbrio será amplificado e eventualmente os pares do inversor alcançarão um estado baixo da elevação da lógica ou da lógica. A trava pode ser usada como um circuito de memória, entretanto, em cima da perda do poder a memória é retida. O estado do circuito é retido dentro dos componentes de GMR. as linhas atuais da Em-microplaqueta são usadas controlar os estados dos componentes.