According to one embodiment, a computer system is disclosed. The computer system includes a processor, a memory, an inverting device, a storage device coupled to the inverting device and a device coupled to the storage device. The device receives byte enable information and inverted information and provides inverted byte enable information to the memory upon a write back operation to the memory.

Según una encarnación, se divulga un sistema informático. El sistema informático incluye un procesador, una memoria, un dispositivo que invierte, un dispositivo de almacenaje juntado al dispositivo que invierte y un dispositivo juntado al dispositivo de almacenaje. El dispositivo recibe octeto permite la información y la información invertida y proporciona octeto invertido permite la información a la memoria sobre una operación del escribir detrás a la memoria.

 
Web www.patentalert.com

< (none)

< Non-preemptive memory locking mechanism in a shared resource system

> Method and apparatus for developing multiprocessor cache control protocols using atomic probe commands and system data control response commands

> (none)

~ 00020