An X-Y grid tree clock distribution network for distributing a clock signal across a VLSI chip. Tunable wiring tree networks are combined with an X-Y grid vertically and horizontally connecting all the tree end points. No drivers are necessary at connection points of the tree end points to the X-Y grid. The final X-Y grid distributes the clock signal close to every place it is needed, and reduces skew across local regions. A tuning method allows buffering of the clock signal, while minimizing both nominal clock skew and clock uncertainty. The tuned tree networks provide low skew even with variations in clock load density and non-ideal buffer placement, while minimizing the number of buffers needed. The tuning method first represents a total capacitance of one or more of clock pin loads and twig wiring as a clustered grid load. Next, a smoothing of the clustered grid loads approximates the effect of the X-Y grid. Electrical simulation models are created for network components and clustered grid loads are substituted with smoothed clustered grid loads. A set of N.sub.SECTOR electrical net lists are next created by extracting a net list with associated X-Y grid wires cut to isolate each sector net list from its neighboring sectors. Each N.sub.SECTOR electrical net list is then tuned, wherein the smoothed clustered grid loads represent an approximation of the effects of the neighboring sectors of each N.sub.SECTOR electrical net list.

Una rete di distribuzione dell'orologio dell'albero di griglia di X-Y per la distribuzione del segnale dell'orologio attraverso un circuito integrato di VLSI. Le reti sintonizzabili dell'albero dei collegamenti sono unite verticalmente con una griglia di X-Y ed orizzontalmente collegando tutti i punti finali dell'albero. Non ci sono driver ai punti del collegamento dei punti finali dell'albero alla griglia di X-Y. La griglia finale di X-Y distribuisce il segnale dell'orologio vicino ad ogni posto ch'è necessario e riduce l'obliquità attraverso le regioni locali. Un metodo di sintonia permette il buffering del segnale dell'orologio, mentre minimizza sia l'obliquità nominale dell'orologio che l'incertezza dell'orologio. Le reti sintonizzate dell'albero forniscono il livello basso obliquo anche le variazioni nella densità del carico dell'orologio e nella disposizione non-ideale dell'amplificatore, mentre minimizzare il numero di amplificatori ha avuto bisogno di. Il metodo di sintonia in primo luogo rappresenta una capacità totale di uno o più del perno carichi dell'orologio e dei collegamenti del ramoscello come carico ragruppato di griglia. Dopo, una spianatura dei carichi ragruppati di griglia si approssima all'effetto della griglia di X-Y. I modelli elettrici di simulazione sono generati per i componenti della rete ed i carichi ragruppati di griglia si sostituiscono con i carichi ragruppati regolari di griglia. Un insieme delle liste nette elettriche di N.sub.SECTOR dopo sarà generato estraendo una lista netta con il taglio collegato dei legare di griglia di X-Y per isolare ogni lista della rete del settore dai relativi settori vicini. Ogni lista netta elettrica di N.sub.SECTOR allora è sintonizzata, in cui i carichi ragruppati regolari di griglia rappresentano un'approssimazione degli effetti dei settori vicini di ogni lista netta elettrica di N.sub.SECTOR.

 
Web www.patentalert.com

< (none)

< Methods and compositions for cellular and metabolic engineering

> Multiple input shift register (MISR) signatures used on architected registers to detect interim functional errors on instruction stream test

> (none)

~ 00019