A split directory-based cache coherency technique utilizes a secondary directory in memory to implement a bit mask used to indicate when more than one processor cache in a multi-processor computer system contains the same line of memory which thereby reduces the searches required to perform the coherency operations and the overall size of the memory needed to support the coherency system. The technique includes the attachment of a "coherency tag" to a line of memory so that its status can be tracked without having to read each processor's cache to see if the line of memory is contained within that cache. In this manner, only relatively short cache coherency commands need be transmitted across the communication network (which may comprise a Sebring ring) instead of across the main data path bus thus freeing the main bus from being slowed down by cache coherency data transmissions while removing the bandwidth limitations inherent in other cache coherency techniques. The technique disclosed may be further expanded to incorporate the "bus lock" capability of bus-based systems compatible with the requirements for multi-processor synchronization.

Split директори-osnovanny1 метод сцепления тайника использует вторичную директорию в памяти для того чтобы снабдить маску бита используемую для того чтобы показать когда больше чем один тайник обработчика в системе компьютера мультипроцессора содержит такую же линию памяти таким образом уменьшает поиски необходимо, что выполнила деятельности сцепления и общий размер памяти необходимо для того чтобы поддержать систему сцепления. Метод вклюает приложение "бирки сцепления" к линии памяти так, что свое состояние можно отслеживать без прочитать тайник каждого обработчика для того чтобы увидеть если линия памяти содержится внутри тот тайник. В этот образ, только относительно скоро команды сцепления тайника быть переданным через сеть связи (которая может состоять из кольца Sebring) вместо через главной шины информационного канала таким образом освобождая главную шину от быть замедленным вниз передачами данным по сцепления тайника пока извлекающ ограничения ширины полосы частот своиственные в других методах сцепления тайника. Показанный метод может более в дальнейшем быть расширен для того чтобы включать "возможность замка шины" шин-osnovannyx систем совместимых с требованиями для синхронизации мультипроцессора.