The invention provides methods and apparatus for implementing a satisfiability algorithm on reconfigurable hardware. An illustrative embodiment is in the form of a parallel-backtrace satisfier which includes clause logic, literal logic and variable logic for implementing logic functions associated with clauses, literals and variables, respectively, of a circuit to be analyzed. The satisfier also includes a controller, e.g., a synchronization unit, for directing the operation of the clause logic, literal logic and variable logic so as to provide parallel backtracing of objectives along a plurality of circuit paths from a primary output of the circuit toward its primary inputs. Enhanced parallelism is implemented in the illustrative embodiment not only by providing the parallel backtracing of the multiple objectives, but also by, e.g., providing concurrent assignments of multiple primary inputs. The clause logic, literal logic and variable logic may each be implemented using easily-scalable iterative logic array (ILA) structures including multiple cells, with each cell representative of a logic function associated with the processing of a corresponding clause, literal or variable of the circuit to be analyzed.

Die Erfindung stellt Methoden und Apparat für das Einführen eines satisfiability Algorithmus auf reconfigurable Kleinteilen zur Verfügung. Eine illustrative Verkörperung ist in Form eines parallelen-backtrace satisfier, das Klausellogik, wörtliche Logik und variable Logik für das Einführen der Logikfunktionen einschließt, die mit Klauseln, Druckfehler und Variablen beziehungsweise eines analysiert zu werden verbunden sind Stromkreises. Das satisfier schließt auch einen Steuerpult z.B. eine Synchrounisierung Maßeinheit, für die Richtung des Betriebes der Klausellogik, der wörtlichen Logik und der variablen Logik, um das parallele Backtracing von Zielsetzungen entlang einer Mehrzahl der Stromkreiswege von einem Primärausgang des Stromkreises in Richtung zu seinen Primäreingängen zur Verfügung zu stellen mit ein. Erhöhte Parallelität wird in der illustrativen Verkörperung eingeführt, nicht nur indem man das parallele Backtracing der mehrfachen Zielsetzungen, aber auch vorbei z.B. zur Verfügung stellt gleichzeitige Anweisungen der mehrfachen Primäreingänge bereitstellt. Die Klausellogik, die wörtliche Logik und die variable Logik können jedes mit easily-scalable wiederholenden Logikreihe (ILA) Strukturen einschließlich mehrfache Zellen, mit jedem Zelle Repräsentanten einer Logikfunktion eingeführt werden, die mit der Verarbeitung einer entsprechenden Klausel, des Druckfehlers oder der Variable des analysiert zu werden verbunden ist Stromkreises.