A logic chip useful for emulation and prototyping of integrated circuits. The logic chip comprises a plurality of logic elements, which is divided into a plurality of subsets of logic elements. The logic chip further comprises a plurality of first level interconnects. The plurality of first level interconnects interconnect one of the plurality of subsets of logic elements, thereby forming a plurality of first level logical units. The plurality of first level logical units is divided into a plurality of subsets of first level logical units. The logic chip also comprises a plurality of second level interconnects. The second level interconnects interconnect one of the plurality of subsets of first level logic units, thereby forming a plurality of second level logic units. The logic chip also comprises a third level interconnect. The third level interconnect interconnects the plurality of second level logic units, thereby forming a third level logic

Ein Logikspan nützlich für Emulation und das Prototyping der integrierter Schaltungen. Der Logikspan enthält eine Mehrzahl von den Logikelementen, die in eine Mehrzahl der Teilmengen Logikelemente geteilt wird. Der weitere Logikspan enthält eine Mehrzahl vom ersten Niveau zusammenschaltet. Die Mehrzahl des ersten Niveaus schaltet Verknüpfung eine der Mehrzahl der Teilmengen Logikelemente zusammen, dadurch siebildet siebildet eine Mehrzahl der logischen Maßeinheiten des ersten Niveaus. Die Mehrzahl der logischen Maßeinheiten des ersten Niveaus wird in eine Mehrzahl der Teilmengen der logischen Maßeinheiten des ersten Niveaus geteilt. Der Logikspan enthält auch eine Mehrzahl vom zweiten Niveau zusammenschaltet. Das zweite Niveau schaltet Verknüpfung eine der Mehrzahl der Teilmengen der ersten Niveaulogikmaßeinheiten zusammen, dadurch esbildet esbildet eine Mehrzahl der zweiten Niveaulogikmaßeinheiten. Der Logikspan enthält auch eine dritte Niveauverknüpfung. Die dritte Niveauverknüpfung schaltet die Mehrzahl der zweiten Niveaulogikmaßeinheiten zusammen, dadurch siebildet siebildet eine dritte Niveaulogik

 
Web www.patentalert.com

< (none)

< Method, apparatus and computer program product for debugging a computer's boot process

> Method and apparatus for scrambling and descrambling of video signal with edge fill

> (none)

~ 00015