The present invention provides a system for learning from and responding to regularly arriving information at once by quickly combining prior information with concurrent trial information to produce useful learned information. A parallel embodiment of the system performs can perform updating operations for memory elements of matrix through the coordinated use of parallel feature processors and a joint access memory, which contains weighted values and provision for connecting feature processors pairwise. The parallel version also performs feature function monitoring, interpretation and refinement operations promptly and in concert with concurrent operation. A non-parallel embodiment of the system uses a single processor to perform the above operations however, more slowly than the parallel embodiment, yet faster than available alternatives.

La présente invention fournit un système pour apprendre de et répondre à l'information régulièrement d'arrivée immédiatement en combinant rapidement l'information préalable avec l'information d'essai concourante à l'information instruite utile de produit. Une incorporation parallèle du système exécute peut effectuer mettre à jour des opérations pour des éléments de mémoire de matrice par l'utilisation coordonnée des processeurs parallèles de dispositif et d'une mémoire commune d'accès, qui contient les valeurs et la disposition pesées pour les processeurs se reliants de dispositif par paires. La version parallèle effectue également la surveillance de fonction de dispositif, l'interprétation et les opérations d'amélioration promptement et de concert avec le fonctionnement concurrent. Une incorporation non-parallèle du système emploie un processeur simple pour effectuer les opérations ci-dessus cependant, plus lentement que l'incorporation parallèle, pourtant plus rapidement des solutions de rechange que disponibles.