A chip scale package (CSP) fabricating method is provided. In this method, CSP chips are fabricated on a wafer and subjected to an electric die sorting (EDS) process. Then, CSP chips determined to be non-defective through the FDS process are packaged into a CSP strip. and the CSP strip is subjected to a final test. Then, the CSP strip subjected to the final test is singulated into individual CSPs. Following this, the CSPs are surface-mounted on a module board. Substantially all of the CSPs on the CSP module board are subsequently burn-in tested. As a result, productivity is improved, and manufacturing costs are reduced.

Une méthode fabriquante du paquet de balance de morceau (CSP) est fournie. Dans cette méthode, des morceaux de CSP sont fabriqués sur une gaufrette et soumis à une matrice électrique assortissant le processus (EDS). Puis, des morceaux de CSP déterminés pour être non-défectueux par le processus de FDS sont empaquetés dans une bande de CSP et la bande de CSP est soumise à un essai final. Puis, la bande de CSP soumise à l'essai final est singulated dans différent CSPs. Après ceci, les CSPs surface-sont montés sur un panneau de module. Presque tout le CSPs sur le panneau de module de CSP est plus tard brûlure examinée. En conséquence, la productivité est améliorée, et des coûts de fabrication sont réduits.