A hazard control circuit for a cache controller that prevents overwriting of modified cache data without write back. The cache controller controls a non-blocking, N-way set associative cache that uses a write-back cache-coherency protocol. The hazard control circuit prevents data loss by deferring assignment until after completion of a pending fill for that way. The hazard control circuit of the present invention includes a transit hazard buffer, a stall assertion circuit and a way assignment circuit.

Een kring van de gevaarcontrole voor een geheim voorgeheugencontrolemechanisme dat het beschrijven van gewijzigde geheim voorgeheugengegevens verhindert zonder antwoordt. Het geheim voorgeheugencontrolemechanisme controleert non-blocking, een n-Manier vastgesteld associatief geheim voorgeheugen dat schrijven-achter een voorgeheugen-coherentie protocol gebruikt. De kring van de gevaarcontrole verhindert gegevensverlies door taak tot na voltooiing van een hangende vulling voor die manier uit te stellen. De kring van de gevaarcontrole van de onderhavige uitvinding omvat een buffer van het doorgangsgevaar, een kring van de boxbewering en een kring van de maniertaak.