A high speed output enable path and method for an integrated circuit device which effectively minimizes the gate delays in the critical integrated circuit device data and clock paths and in which most amplification is added in the reset path which is not critical to access time. Based on an external clock, several "one-shot" internal output enable clocks are generated. These parallel output enable clocks have select information embedded in them to facilitate the multiplexing of several different data paths onto a single output buffer. This select information is implemented ir the reset portion of the one-shot circuit thereby removing it from the critical portion for determining access time.

Een hoge snelheidsoutput laat weg en methode voor een apparaat toe van geïntegreerde schakelingen dat effectief de poortvertragingen in de kritieke apparatengegevens en van de klok van geïntegreerde schakelingen wegen minimaliseert en waarin de meeste versterking in de het terugstellenweg wordt toegevoegd die niet kritiek aan toegangstijd is. Gebaseerd op een externe klok, laten verscheidene "one-shot" interne output klokken toe worden geproduceerd. Deze parallelle output laten klokken toe hebben uitgezochte informatie ingebed in hen om het simultaan overseinen van verscheidene verschillende gegevenswegen op één enkele outputbuffer te vergemakkelijken. Deze uitgezochte informatie wordt uitgevoerd in het het terugstellengedeelte van de one-shot kring daardoor verwijderend het uit het kritieke gedeelte voor het bepalen van toegangstijd.