A magnetic memory cell (10) has a semiconductor layer (12) positioned between first (11) and second (13) ferromagnetic layers forming either a p-n or Schottky junction. A magnetic layer (34) is positioned between the first ferromagnetic layer and a digit line (first) for pinning a magnetic vector within the second ferromagnetic layer. In a 13 embodiment, a gate contact (37) is spaced apart from the layer of semiconductor material for controlling the electron flow through the semiconductor layer.

Uma pilha de memória magnética (10) tem uma camada do semicondutor (12) posicionada entre primeiro (11) e em segundo (13) as camadas ferromagnetic que dão forma a um p-n ou à junção de Schottky. Uma camada magnética (34) é posicionada entre a primeira camada ferromagnetic e uma linha do dígito (primeira) para fixar um vetor magnético dentro da segunda camada ferromagnetic. Em uma incorporação 13, um contato da porta (37) é espaçado aparte da camada de material do semicondutor para controlar o elétron corre através da camada do semicondutor.