A modular architecture for storing, addressing and retrieving graphics data from main memory instead of expensive local frame buffer memory. A graphic address remapping table (GART), defined in software, is used to remap virtual addresses falling within a selected range, the GART range, to non-contiguous pages in main memory. Virtual address not within the selected range are passed without modification. The GART includes page table entries (PTEs) having translation information to remap viuual addresses falling within the GART range to their corresponding physical addresses. The GART PTEs are of configurable length enabling optimization of GART size and the use of feature bits, such as status indicators, defined by software. The GART is implemented during system boot up by configuration registers. Similarly, the PTEs are configured using mask registers. The GART may be used in conjunction with a translation lookaside buffer (TLB) to improve address remapping performance. Methods to implement and use the modular architecture, the GART and the TLB are disclosed.

Eine modulare Architektur für die Speicherung, das Adressieren und das Zurückholen von von Graphikdaten vom Hauptspeicher anstelle vom kostspieligen lokalen Bildspeichergedächtnis. Eine graphische Adresse remapping Tabelle (GART), definiert in der Software, wird remap die virtuellen Adressen benutzt, die innerhalb eines vorgewählten Bereiches, die GART Strecke, zu den nicht-angrenzenden Seiten im Hauptspeicher fallen. Virtuelle Adresse nicht innerhalb des vorgewählten Bereiches werden ohne Änderung geführt. Das GART schließt die Seitentafeleinträge (PTEs) Übersetzung Informationen habend remap die viuual Adressen ein, die innerhalb des GART Bereiches zu ihren entsprechenden körperlichen Adressen fallen. Die GART PTEs sind von der konfigurierbaren Länge, Optimierung der GART Größe und dem Gebrauch von Eigenschaft Spitzen, wie Statusanzeigen ermöglichend, definiert durch Software. Das GART wird während der System Aufladung oben durch Konfiguration Register eingeführt. Ähnlich werden das PTEs mit Maskenregistern zusammengebaut. Das GART kann in Verbindung mit einem Übersetzung lookaside Puffer (TLB) verwendet werden um Adresse remapping Leistung zu verbessern. Methoden zum Werkzeug und verwenden die modulare Architektur, das GART und die TLB werden freigegeben.

 
Web www.patentalert.com

< (none)

< Method and apparatus for controlling an instruction pipeline in a data processing system

> System for sharing data buffers from a buffer pool

> (none)

~ 00013