A pipelined data path architecture for use, in one embodiment, in a multimedia processor. The data path architecture requires a maximum of two execution pipestages to perform all instructions including wide data format multiply instructions and specially adapted multimedia instructions, such as the sum of absolute differences (SABD) instruction and other multiply with add (MADD) instructions. The data path architecture includes two wide data format input registers that feed four partitioned 32.times.32 multiplier circuits. Within two pipestages, the multiply circuit can perform one 128.times.128 multiply operation, four 32.times.32 multiply operations, eight 16.times.16 multiply operations or sixteen 8.times.8 multiply operations in parallel. The multiply circuit contains a compressor tree which generates a 256-bit sum and a 256-bit carry vector. These vectors are supplied to four 64-bit carry propagate adder circuits which generate the multiply results. When the data path architecture is performing specially adapted multimedia instructions the input registers are supplied to a pipelined logic unit containing adders, subtractors, shifters, average/round/absolute value circuits, and other logic operation circuits, compressor circuits and multiplexers. The output of the pipelined logic unit is then fed to the four 64-bit carry propagate adder circuits. In this way, the adder circuits of the multiply operation can be effectively used to also process the specially adapted multimedia instructions thereby saving IC area. Multiply circuitry is disabled to save power when the data path architecture is not processing a multiplication instruction.

Uma arquitetura pipelined do trajeto de dados para o uso, em uma incorporação, em um processador dos multimedia. A arquitetura do trajeto de dados requer um máximo de dois pipestages da execução executar todas as instruções including o formato de dados largo multiplica instruções e as instruções especialmente adaptadas dos multimedia, tais como a soma da instrução absoluta e de outra das diferenças (SABD) multiplicam com adicionam as instruções (MADD). A arquitetura do trajeto de dados inclui dois registos largos da entrada do formato de dados que alimentam quatro circuitos divididos do multiplicador 32.times.32. Dentro de dois pipestages, o circuito multiplicar pode executar um 128.times.128 multiplica a operação, quatro 32.times.32 multiplicam operações, oito 16.times.16 multiplicam operações ou dezesseis 8.times.8 multiplicam operações na paralela. O circuito multiplicar contem uma árvore do compressor que gere uma soma 256-bit e um 256-bit carregue o vetor. Estes vetores são fornecidos a quatro 64-bit carregam os circuitos do adicionador da propagação que geram os resultados multiplicar. Quando a arquitetura do trajeto de dados está executando instruções especialmente adaptadas dos multimedia os registos da entrada são fornecidos a uma unidade pipelined da lógica que contem adicionadores, subtractors, deslocadores, circuitos do valor de average/round/absolute, e outros circuitos da operação da lógica, compressor circuitam e multiplexers. A saída da unidade pipelined da lógica é alimentada então aos quatro 64-bit carrega circuitos do adicionador da propagação. Nesta maneira, os circuitos do adicionador da operação multiplicar podem eficazmente ser usados processar também as instruções especialmente adaptadas dos multimedia que conservam desse modo a área do IC. Multiplique circuitos é incapacitado para conservar o poder quando a arquitetura do trajeto de dados não está processando uma instrução da multiplicação.