An input/output bus bridge and command queuing system includes an external interrupt router for receiving interrupt commands from bus unit controllers (BUCs) and responds with end of interrupt (EOI), interrupt return (INR) and interrupt reissue (IRR) commands. The interrupt router includes a first command queue for ordering EOI commands and a second command queue for ordering INR and IRR commands. A first in first out (FIFO) command queue orders bus memory mapped input output (MMIO) commands. The EOI commands are directed from the first command queue to the input of the FIFO command queue. The EOI commands and the MMIO commands are directed from the command queue to an input output bus and the INR and IRR commands are directed from the second command queue to the input output bus. In this way, strict ordering of EOI commands relative to MMIO accesses is maintained while simultaneously allowing INR and IRR commands to bypass enqueued MMIO accesses.

Un pont en autobus d'entrée-sortie et un système s'alignant de commande inclut un couteau externe d'interruption pour recevoir des commandes d'interruption des contrôleurs d'unité d'autobus (BUCs) et répond avec la fin des commandes de l'interruption (EOI), du retour d'interruption (INR) et d'interruption de réédition (IRR). Le couteau d'interruption inclut une première file d'attente de commande pour la commande des commandes d'EOI et une deuxième file d'attente de commande pour commander des commandes d'INR et d'IRR. Un premier dans le premier hors de la file d'attente de la commande (fifo) commande des commandes du rendement d'entrée tracées par mémoire d'autobus (MMIO). Les commandes d'EOI sont dirigées de la première file d'attente de commande vers l'entrée de la file d'attente de commande de fifo. Les commandes d'EOI et les commandes de MMIO sont dirigées de la file d'attente de commande vers un autobus de rendement d'entrée et les commandes d'INR et d'IRR sont dirigées de la deuxième file d'attente de commande vers l'autobus de rendement d'entrée. De cette façon, la commande stricte d'àaccès relatifs des commandes MMIO d'EOI est maintenue tout en simultanément permettant INR et les commandes d'IRR de dévier ont mis des accès en file d'attente de MMIO.

 
Web www.patentalert.com

< (none)

< Contention handling for task requests to storage devices within a host system

> Method for simplifying communication with chip cards

> (none)

~ 00013