An optimized, superscalar microprocessor architecture for supporting graphics operations in addition to the standard microprocessor integer floating point operations is provided. Independent execution paths are provided for different graphics instructions to allow parallel execution of instructions which commonly occur together. The invention also optimizes the use of register file accesses to avoid, as much as possible, interference between graphics instructions needing to access a register file and other instruction accesses which would occur in combination with graphics instructions, thereby avoiding pipeline stalls and allowing parallel execution.

Uma arquitetura optimized, superscalar do microprocessador para operações suportando dos gráficos além às operações do ponto flutuando do inteiro do microprocessador padrão é fornecida. Os trajetos independentes da execução são fornecidos para instruções diferentes dos gráficos para permitir a execução paralela das instruções que ocorrem geralmente junto. A invenção optimizes também o uso de acessos da lima do registo evitar, tanto quanto possível, a interferência entre as instruções dos gráficos que necessitam alcançar uma lima do registo e outros acessos da instrução que ocorram em combinação com as instruções dos gráficos, desse modo evitando tendas do encanamento e permitindo a execução paralela.