A verification engine for verifying the design of a target system having a plurality of components interconnected by a plurality of target system buses is disclosed. The verification engine comprises a first hardware model and a second hardware model, both configured as a component and having a set of hardware model input/output pins. In addition, a first bus wrapper is connected to the first hardware model and a second bus wrapper is connected to the second hardware model. Further, a set of bus lines are each connected to the first bus wrapper and the second bus wrapper. Each bus wrapper also has switchable communicative circuitry that switchably communicatively connects each hardware model input/output pin to a bus line and has a control block controlling the switchable communicative circuitry. A system controller is connected to at least some of the bus lines and is adapted to transmit a sequence of time synchronization information to each bus wrapper control block by way of the bus lines. Finally, responsive to a predetermined one of the time slot numbers both of the control blocks switch at least one input/output pin into communicative contact with a the bus line so that at least one input/output line from the first hardware model is connected to an input/output line of the second hardware model.

Um motor da verificação para verificar o projeto de um sistema de alvo que tem um plurality dos componentes interconectados por um plurality de barras-ônibus do sistema de alvo é divulgado. O motor da verificação compreende um primeiro modelo da ferragem e um segundo modelo da ferragem, configurarados como um componente e ter um jogo dos pinos do input/output do modelo da ferragem. Além, um primeiro envoltório da barra-ônibus é conectado ao primeiro modelo da ferragem e um segundo envoltório da barra-ônibus é conectado ao segundo modelo da ferragem. Mais mais, um jogo de linhas de barra-ônibus cada um é conectado ao primeiro envoltório da barra-ônibus e ao segundo envoltório da barra-ônibus. Cada envoltório da barra-ônibus também tem os circuitos communicative switchable que conectam switchably communicatively cada pino do input/output do modelo da ferragem a uma linha de barra-ônibus e tem um bloco de controle controlar os circuitos communicative switchable. Um controlador do sistema é conectado ao menos a algumas das linhas de barra-ônibus e adaptado para transmitir uma seqüência da informação da sincronização de tempo a cada bloco de controle do envoltório da barra-ônibus por as linhas de barra-ônibus. Finalmente, responsivo a um predeterminado do entalhe de tempo numera ambos o interruptor dos blocos de controle ao menos um pino do input/output no contato communicative com a linha de barra-ônibus de modo que ao menos uma linha do input/output do primeiro modelo da ferragem seja conectada a uma linha do input/output do segundo modelo da ferragem.

 
Web www.patentalert.com

< (none)

< Detection of glucokinase-linked early-onset non-insulin-dependent diabetes mellitus

> Preburn-in dynamic random access memory module and preburn-in circuit board thereof

> (none)

~ 00012