An array of sidewall-contacted antifuses is formed by a method that reduces the sensitivity of the array to masking alignment errors. The method forms a plurality of spaced-apart bit lines in a semiconductor material. Rows and columns of insulated contacts are formed on the semiconductor material such that each bit line is contacted a plurality of times by an insulated contact. In each row of contacts, each contact has an exposed sidewall. A plurality of word lines are then formed over the contacts such that a word line is formed over each exposed sidewall in a row of exposed sidewalls. The word lines include a dielectric layer and an overlying layer of conductive material.

Блок стенк-kontaktirovannyx antifuses сформирован методом уменьшает чувствительность блока к ошибкам маскируя по выравниванию. Метод формирует множественность razmecennyx-vroz6 линий бита в материале полупроводника. Рядки и колонки изолированных контактов сформированы на материале полупроводника такие что каждая линия бита контактирована множественности времен изолированным контактом. В каждом рядке контактов, каждый контакт имеет, котор подвергли действию стенку. Множественность линий слова после этого сформирована над контактами такие что линия слова сформирована над каждой, котор подвергли действию стенкой в рядке, котор подвергли действию стенок. Линии слова вклюают диэлектрический слой и overlying слой проводного материала.

 
Web www.patentalert.com

< (none)

< Method for decreasing contact resistance of an electrode positioned inside a misaligned via for multilevel interconnects

> Light sensitive chemical-mechanical polishing apparatus and method

> (none)

~ 00012