An optimizing compiler for generating STORE instructions having memory hierarchy control bits is disclosed. The compiler first converts a first STORE instruction to a second STORE instruction. The compiler then provides an operation code field within the second instruction for indicating an updating operation. The compiler further provides a vertical write-through level field within the second instruction for indicating a vertical memory level and a horizontal memory level within a multi-level memory hierarchy to which the updating operation should be applied.

Een het optimaliseren compiler voor het produceren van de instructies die van de OPSLAG de controlebeetjes hebben van de geheugenhiƫrarchie wordt onthuld. De compiler zet eerst een eerste instructie van de OPSLAG in een tweede instructie van de OPSLAG om. De compiler verstrekt dan een gebied van de verrichtingscode binnen de tweede instructie voor het wijzen van een op het bijwerken verrichting. De compiler verstrekt verder een verticaal schrijven-door niveaugebied binnen de tweede instructie voor het wijzen van een op verticaal geheugenniveau en een horizontaal geheugenniveau binnen een geheugenhiƫrarchie op verscheidene niveaus waarop de het bijwerken verrichting zou moeten worden toegepast.

 
Web www.patentalert.com

< (none)

< Hair curling roller heating system with resistive heating plate and halogen bulb emitting heat and light

> Construction paper for constructing a three-dimensional shape from a printable foldable surface

> (none)

~ 00008