A microprocessor includes a first register file including a plurality of multimedia registers defined to store operands for multimedia instructions and a second register file including a plurality of floating point registers defined to store operands for floating point instructions. The multimedia registers and floating point registers are mapped to the same logical storage according to the instruction set employed by the microprocessor. In order to maintain predefined behavior when a floating point instruction reads a register most recently updated by a multimedia instruction or vice versa, the microprocessor provides for synchronization of the first and second register files between executing a set of one or more multimedia instructions and a set of one or more floating point instructions (where either set may be prior to the other in program order and the order affects which direction copying of the contents is performed, i.e. first register file to second register file or vice versa). The predefined behavior in the above mentioned circumstances is thereby maintained. The microprocessor supports an empty state instruction. If the empty state instruction is included between the set of one or more multimedia instructions and the set of one or more floating point instructions in a code sequence, the microprocessor inhibits the register file synchronization. In one embodiment including the x86 instruction set, the empty state instruction performs the same set of actions as the EMMS instruction in addition to the above mentioned features.

Ein Mikroprozessor schließt eine erste Registerakte einschließlich eine Mehrzahl der Multimediaregister mit ein, die definiert werden, um Rechengrößen für Multimediaanweisungen und eine zweite Registerakte einschließlich eine Mehrzahl der Gleitkommaregister zu speichern, die definiert werden, um Rechengrößen für Gleitkommaanweisungen zu speichern. Die Multimedia registriert und Gleitkommaregister werden zur gleichen logischen Ablage entsprechend dem Befehlsatz abgebildet, der durch den Mikroprozessor eingesetzt wird. Zwecks beizubehalten bestimmte Verhalten, wenn eine Gleitkommaanweisung ein Register vor kurzem aktualisiert durch eine Multimediaanweisung oder umgekehrt liest, der Mikroprozessor zur Verfügung stellt für Synchrounisierung der ersten und zweiten Registerakten zwischen der Durchführung eines Satzes von einer oder mehr Multimediaanweisungen und Satz von einem oder von mehr Gleitkommaanweisungen vor (wo irgendein kann vor dem anderen im Programmauftrag sein einstellte und der Auftrag, den die Richtung Kopie des Inhalts durchgeführt wird, d.h. registrieren zuerst Akte zur zweiten Registerakte oder umgekehrt beeinflußt). Das vorbestimmte Verhalten unter den obenerwähnten Umständen wird dadurch beibehalten. Der Mikroprozessor stützt eine leere Zustandanweisung. Wenn die leere Zustandanweisung zwischen dem Satz von einer oder mehr Multimediaanweisungen und Satz von einem oder von mehr Gleitkommaanweisungen in einer Codereihenfolge enthalten ist, hemmt der Mikroprozessor die Registerakte Synchrounisierung. In einer Verkörperung einschließlich den x86 Befehlsatz, führt die leere Zustandanweisung den gleichen Satz von Tätigkeiten wie die EMMS Anweisung zusätzlich zu den obenerwähnten Eigenschaften durch.