The present invention pertains to a design method for VLSI-chips. The chips are partitioned into segments in order to enable DRC and LVS. Thus, the memory requirements are kept below the limits of the platform used for the verification and the turnaround time is drastically reduced.

La présente invention concerne une méthode de conception pour des VLSI-MORCEAUX. Les morceaux sont divisés dans des segments afin de permettre le transporteur et le LVS. Ainsi, les conditions de mémoire sont gardées au-dessous des limites de la plateforme utilisée pour la vérification et les délais sont rigoureusement réduits.