A neuroprocessor architecture employs a combination of bit-serial and serial-parallel techniques for implementing the neurons of the neuroprocessor. The neuroprocessor architecture includes a neural module containing a pool of neurons, a global controller, a sigmoid activation ROM look-up-table, a plurality of neuron state registers, and a synaptic weight RAM. The neuroprocessor reduces the number of neurons required to perform the task by time multiplexing groups of neurons from a fixed pool of neurons to achieve the successive hidden layers of a recurrent network topology.

Eine neuroprocessor Architektur setzt eine Kombination der bitseriellen und Serien-parallelen Techniken für das Einführen der Neuronen des neuroprocessor ein. Die neuroprocessor Architektur schließt ein neurales Modul mit ein, das eine Lache der Neuronen, des globalen Steuerpults, der halbmondförmigen Aktivierung ROM Schauen-obentabelle, der Mehrzahl der Neuronzustandregister und des synaptischen Gewicht RAM enthält. Das neuroprocessor verringert die Zahl den Neuronen, die erfordert werden, um die Aufgabe durchzuführen durch schaltengruppen der Zeit Neuronen von einer örtlich festgelegten Lache der Neuronen, die aufeinanderfolgenden versteckten Schichten einer rückläufigen Netztopologie zu erzielen.