A boundary configuration (Common Input/output CIO) for Generalized Scan Designs (GSD) in a single clock chip design includes at least one generalized scan design internal latch; a boundary scan clock input to the internal latch; an input/output cell connected to the internal latch; and at least one control line between the internal latch and the input/output cell. The CIO GSD is arranged and configured to operate in various modes including a function mode, a RUNBIST/INTEST/LBIST mode, an EXTEST/WIRETEST mode, a SAMPLE/PRELOAD mode, etc. In a different version, a MUX controller is connected to the internal latch. The MUX controller selects data from one of at least two control lines and sending the selected data to at least one internal logic unit of the chip for a test operation.

Una configuración del límite (entrada-salida común CIO) para los diseños generalizados de la exploración (GSD) en un solo diseño de viruta del reloj incluye por lo menos un cierre interno generalizado del diseño de la exploración; una entrada de reloj de la exploración del límite al cierre interno; una célula de la entrada-salida conectó con el cierre interno; y por lo menos una línea del control entre el cierre interno y la célula de la entrada-salida. El CIO GSD se arregla y se configura para funcionar en varios modos incluyendo un modo de la función, un modo de RUNBIST/INTEST/LBIST, un modo de EXTEST/WIRETEST, un modo de SAMPLE/PRELOAD, el etc. En una diversa versión, un regulador de MUX está conectado con el cierre interno. El regulador de MUX selecciona datos a partir del uno por lo menos de dos líneas y de enviar del control los datos seleccionados por lo menos a una unidad de la lógica interna de la viruta para una operación de la prueba.