A multiprocessing computer system and method providing multiplexed address
and data paths from multiple CPUs to a single storage device. These paths
are controlled by an arbitration circuit which allows one CPU to always
have the highest priority. The primary CPU may or may not be the highest
priority CPU in the arbitration scheme. The arbitration circuit is
combined with a controlling mechanism which interfaces to the memory
device. This controller operates at a clock rate fast enough to allow the
highest priority CPU to access the memory at it's highest data rate and,
yet, guarantees a maximum idle period for the lower priority CPU to wait
for it's interleaved memory access to complete. A single memory device
provides cost and space savings. A controller is responsive to these
processors to multiplex their information signals for selectively
conveying information present at their address and data ports. A common
memory device is addressable by the processors, and responsive to the
controller to share addressing of the common memory device.
Um sistema computatorizado e um método do multiprocessing que fornecem trajetos multiplexed do endereço e de dados de CPUs múltiplo a um único dispositivo de armazenamento. Estes trajetos são controlados por um circuito do arbitration que permita que um processador central tenha sempre a prioridade a mais elevada. O processador central preliminar pode ou não pode ser o processador central da prioridade a mais elevada no esquema do arbitration. O circuito do arbitration é combinado com um mecanismo controlando que conectare ao dispositivo de memória. Este controlador opera-se em uma taxa de pulso de disparo rapidamente bastante para permitir que o processador central da prioridade a mais elevada alcance a memória nele é a taxa de dados a mais elevada e, contudo, as garantias um o período inativo máximo para o processador central mais baixo da prioridade para esperá-la são acesso de memória intercalado a terminar. Um único dispositivo de memória fornece o custo e as economias de espaço. Um controlador é responsivo a estes processadores multiplex seus sinais de informação para seletivamente fazer saber à informação atual em seus portos do endereço e dos dados. Um dispositivo de memória comum é endereçável pelos processadores, e responsivo ao controlador a dirigir-se da parte do dispositivo de memória comum.
