A data cache unit associated with a processor, the data cache unit including a first non-blocking cache receiving a data access from a device in the processor. A second non-blocking cache is coupled to the first non-blocking cache to service misses in the first non-blocking cache. A data return path coupled to the second non-blocking cache couples data returning from the second non-blocking cache to both the first non-blocking cache and the device generating the access to the first non-blocking cache.

Des données cachent l'unité liée à un processeur, l'unité de cachette de données comprenant une première cachette non groupante recevant des données accèdent d'un dispositif dans le processeur. Une deuxième cachette non groupante est couplée à la première cachette non groupante pour entretenir le manque dans la première cachette non groupante. Un chemin de retour de données couplé à la deuxième cachette non groupante couple des données retournant de la deuxième cachette non groupante à la première cachette non groupante et au dispositif produisant de l'accès à la première cachette non groupante.