A computer-based method automatically synthesizes, optimizes and compiles high performance control logic using SRCMOS LOGIC ARRAY MACROS, abbreviated as SLAMs. The method includes a series of steps that transform a high level design description into a set of SLAMs, and includes the steps of partitioning the logic description of a unit into blocks that are suitable for mapping to a target SLAM structure; mapping each logic partition to the target SLAM structure; creating a configuration and relative layout for the internal structure for each SLAM; creating an external description for each SLAM, each description being of sufficient detail to carry out physical design and integration of the unit which contains the SLAM; assembling the partitions implemented as SLAMs with other macros in the unit; resolving interface conflicts between the different macros by selecting appropriate signal interfaces for various SLAMs; repeatedly changing the external specifications of the various SLAMs; analyzing the performance of the unit; automatically compiling the schematic and layout of each SLAM within the unit based on the configuration and relative layout; and assembling the macros and analyzing the design for design rule violations.

Un método computarizado sintetiza, optimiza y compila automáticamente lógica de control del alto rendimiento usando las MACROS del ARSENAL de la LÓGICA de SRCMOS, abreviadas como golpes. El método incluye una serie de pasos que transformen una descripción del diseño del alto nivel en un sistema de golpes, e incluye los pasos de repartir la descripción de la lógica de una unidad en los bloques que son convenientes para traz a una estructura del GOLPE de la blanco; traz cada partición de la lógica a la blanco CIERRE DE GOLPE la estructura; crear una configuración y una disposición relativa para la estructura interna para cada GOLPE; creando una descripción externa para cada GOLPE, cada descripción que está del suficiente detalle para realizar diseño y la integración físicos de la unidad que contiene el GOLPE; montando las particiones puestas en ejecucio'n como golpes con otras macros en la unidad; el interfaz de resolución está en conflicto entre las diversas macros seleccionando los interfaces de señal apropiados para los varios golpes; en varias ocasiones cambiar las especificaciones externas de los varios golpes; analizar el funcionamiento de la unidad; automáticamente compilando el diagrama esquemático y la disposición de cada GOLPE dentro de la unidad basada en la configuración y la disposición relativa; y montando las macros y analizando el diseño para las violaciones de la regla del diseño.

 
Web www.patentalert.com

< (none)

< Method and apparatus for space-efficient inter-process communication

> Floating point addition pipeline configured to perform floating point-to-integer and integer-to-floating point conversion operations

> (none)

~ 00003