A method and apparatus for testing semiconductor memory chips, such as DRAMs, having a plurality of memory cells or bits. Each memory chip has a unique identifier stored in a database. Tests are performed on the memory chips and when a memory chip fails a test, the memory chip is placed in a repair bin and a test identifier is stored in the database in association with the memory chip identifier. In order to repair the memory chip, failed tests are read out of the database and such tests are again performed on the failed memory chip in order to determine which memory cell in the memory chip is faulty. The failed memory cells are then repaired.

Un metodo e un apparecchio per la memoria a semiconduttore difficile scheggia, quali i dRAMs, avendo una pluralità di cellule o di punte di memoria. Ogni circuito integrato di memoria ha un contrassegno unico immagazzinato in una base di dati. Le prove sono effettuate sui circuiti integrati di memoria e quando un circuito integrato di memoria viene a mancare una prova, il circuito integrato di memoria è disposto in uno scomparto di riparazione e un contrassegno della prova è immagazzinato nella base di dati in collaborazione con il contrassegno del circuito integrato di memoria. Per riparare il circuito integrato di memoria, le prove guastate sono lette dalla base di dati e tali prove sono effettuate di nuovo sul circuito integrato di memoria guastato per determinare quale cellula di memoria nel circuito integrato di memoria è difettosa. Le cellule di memoria guastate allora sono riparate.