A method of fabricating a ferroelectric capacitor structure by sequentially depositing a bottom electrode layer, a ferroelectric layer and a top electrode layer on a base structure, optionally with deposition of a layer of a conductive barrier material beneath the bottom electrode layer, to form a capacitor precursor structure, and planarizing the capacitor precursor structure by chemical mechanical polishing to yield the ferroelectric capacitor structure, e.g., a stack capacitor or trench capacitor. The process is carried out without dry etching of the electrode layers or dry etching of the ferroelectric layer, to yield ferroelectric capacitors having a very small feature size, as for example between 0.10 and 0.20 .mu.m.

Een methode om een ferroelectric condensatorstructuur te vervaardigen door een onderste elektrodenlaag, een ferroelectric laag en een hoogste elektrodenlaag op een basis opeenvolgend te deponeren structureert, naar keuze met deposito van een laag van een geleidend barrièremateriaal onder de onderste elektrodenlaag, om een structuur van de condensatorvoorloper, en het planarizing van de structuur te vormen van de condensatorvoorloper door chemische mechanische op te poetsen om de ferroelectric condensatorstructuur op te brengen, b.v., een stapelcondensator of geulcondensator. Het proces wordt uitgevoerd zonder droge ets van de elektrodenlagen of droge ets van de ferroelectric laag, om ferroelectric condensatoren op te brengen die een zeer kleine eigenschapgrootte, zoals bijvoorbeeld tussen 0,10 en 0,20 mu.m. hebben

 
Web www.patentalert.com

< (none)

< Method for forming shallow trench isolation

> Method of reducing impurity contamination in semiconductor process chambers

> (none)

~ 00002