A dynamic pulse register which uses a standard clock signal and exhibits reduced propagation delay. The dynamic pulse register includes a precharge logic block configured to precharge an evaluate signal and an evaluate complement signal during a precharge phase. During an evaluate phase, a pulldown logic block is configured to discharge either the evaluate or evaluate complement signal in response to a valid data input to the pulse register. A driver logic block is configured to convey a data out signal as the complement of the evaluate complement signal, and a data out complement signal as the complement of the evaluate signal. Either the data out signal or the data out complement signal is thus charged (thereby producing the rising edge of the output pulse) in response to the discharging performed by the pulldown logic block. A subsequent rising edge of a delayed version of the clock signal is employed by a reset unit to generate a precharge signal which charges the evaluate and evaluate complement signal back to their precharge logic state. The data out and data out complement signals are correspondingly discharged, producing the falling edge of the output pulse and terminating assertion of the precharge signal. The dynamic pulse register is thus able to generate a pulse output in a single logic stage employing a standard clock signal. The speed of the pulse register may be advantageously increased without introducing the complexity of an early clock signal.

Um registo dinâmico do pulso que use um sinal padrão do pulso de disparo e exiba a propagação reduzida atrasa. O registo dinâmico do pulso inclui um bloco da lógica da pré-carga configurarado para pré-carregar um sinal da avaliação e um sinal do complemento da avaliação durante uma fase da pré-carga. Durante uma fase da avaliação, um bloco da lógica do pulldown é configurarado para descarregar a avaliação ou para avaliar o sinal do complemento em resposta a uma entrada de dados válida ao registo do pulso. Um bloco da lógica do excitador está configurarado para fazer saber a uns dados para fora do sinal enquanto o complemento do sinal do complemento da avaliação, e uns dados para fora do complemento sinalizam enquanto o complemento do sinal da avaliação. Os dados para fora do sinal ou os dados para fora do sinal do complemento são carregados assim (desse modo produzindo a borda se levantando do pulso da saída) em resposta ao descarregamento executado pelo bloco da lógica do pulldown. Uma borda levantando-se subseqüente de uma versão atrasada do sinal do pulso de disparo é empregada por uma unidade da restauração para gerar um sinal da pré-carga que carregue a avaliação e avalía a parte traseira do sinal do complemento a seu estado da lógica da pré-carga. Os dados para fora e os dados para fora dos sinais do complemento são descarregados correspondingly, produzindo a borda de queda do pulso da saída e terminando a afirmação do sinal da pré-carga. O registo dinâmico do pulso pode assim gerar um pulso output em um único estágio da lógica que emprega um sinal padrão do pulso de disparo. A velocidade do registo do pulso pode vantajosamente ser aumentada sem introduzir a complexidade de um sinal adiantado do pulso de disparo.

 
Web www.patentalert.com

< (none)

< System and method for on-line multimedia access

> Dynamic set/reset circuit with dual feedback

> (none)

~ 00002