A memory device is presented including a memory array having both trench capacitor and stacked capacitor DRAM cells. The trench and stacked capacitor DRAM cells are arranged in a configuration which achieves increased cell density while providing adequate electrical isolation between cells. The increased density of the memory array results in an increase in operational performance and a decrease in cost on a per storage bit basis. The memory array includes electrically conductive bit and word lines. The bit lines are arranged in vertical columns. The trench capacitor DRAM cells are arranged in pairs and aligned along the bit lines. Each pair of trench capacitor DRAM cells shares a common electrical contact to the bit line to which the pair is aligned. Capacitors of the stacked capacitor DRAM cells may be formed above the bit lines. A portion of the word lines are arranged in horizontal rows substantially orthogonal to the bit lines, and the remainder of the word lines are arranged in vertical columns and interleaved with the bit lines. The stacked capacitor DRAM cells are formed between the word lines arranged in rows, and are organized in pairs. Each pair of stacked capacitor DRAM cells shares a common electrical contact to an adjacent bit line. Each of the word lines arranged in rows forms a gate electrode of trench capacitor DRAM cells, and each of the word lines arranged in columns forms the gate electrode of stacked capacitor DRAM cells.

Un bloc de mémoires est présenté comprenant une rangée de mémoire ayant le condensateur de fossé et les cellules empilées de DRACHME de condensateur. Le fossé et les cellules empilées de DRACHME de condensateur sont arrangés dans une configuration qui réalise la densité accrue de cellules tout en fournissant à isolement électrique proportionné entre les cellules. La plus grande densité de la rangée de mémoire a comme conséquence une augmentation d'exécution opérationnelle et une diminution en coût sur a par base de peu de stockage. La rangée de mémoire inclut électriquement les lignes conductrices de peu et de mot. Les lignes de peu sont arrangées dans les colonnes verticales. Les cellules de DRACHME de condensateur de fossé sont arrangées dans les paires et alignées le long des lignes de peu. Chaque paire de cellules de DRACHME de condensateur de fossé partage un contact électrique commun à la ligne de peu sur laquelle la paire est alignée. Des condensateurs des cellules empilées de DRACHME de condensateur peuvent être formés au-dessus des lignes de peu. Une partie des lignes de mot sont arrangées dans des rangées horizontales essentiellement orthogonales aux lignes de peu, et le reste des lignes de mot sont arrangés dans les colonnes verticales et intercalés avec les lignes de peu. Les cellules empilées de DRACHME de condensateur sont formées entre les lignes de mot disposées dans les rangées, et sont organisées dans les paires. Chaque paire de cellules empilées de DRACHME de condensateur partage un contact électrique commun à une ligne adjacente de peu. Chacune des lignes de mot a arrangé sous des formes de rangées une électrode de porte des cellules de DRACHME de condensateur de fossé, et chacune des lignes de mot disposées dans les colonnes forme l'électrode de porte des cellules empilées de DRACHME de condensateur.