An apparatus and method for facilitating the sharing of memory blocks between a computer node and an external device irrespective whether the external device and the common bus both employ a common protocol and irrespective whether the external device and the common bus both operate at the same speed. Each of the memory blocks has a local physical address at a memory module of the computer node and an associated memory tag (Mtag) for tracking a state associated with that memory block, including a state for indicating whether that memory block is exclusive to the computer node, a state for indicating whether that memory block is shared by the computer node with the external device, and a state for indicating whether that memory block is invalid in the computer node. The apparatus includes receiver logic configured to receive, when coupled to the common bus of the computers node, memory access requests specific to the apparatus on the common bus. There is further included a protocol transformer logic coupled to the receiver logic for enabling the apparatus, when coupled to the external device, to communicate with the external device using a protocol suitable for communicating with the external device irrespective of the external device speed or protoco.

Un matériel et une méthode pour faciliter le partage des blocs de mémoire entre un noeud d'ordinateur et un dispositif externe indépendants si le dispositif externe et l'autobus commun tous les deux utilisent un protocole commun et indépendant si le dispositif externe et l'autobus commun tous les deux fonctionnent à la même vitesse. Chacun des blocs de mémoire a une adresse physique locale à un module de mémoire du noeud d'ordinateur et d'une étiquette associée de mémoire (Mtag) pour dépister un état lié à ce bloc de mémoire, y compris un état pour indiquer si ce bloc de mémoire est exclusif au noeud d'ordinateur, à un état pour indiquer si ce bloc de mémoire est partagé par le noeud d'ordinateur avec le dispositif externe, et à un état pour indiquer si ce bloc de mémoire est inadmissible dans le noeud d'ordinateur. L'appareil inclut la logique de récepteur configurée pour recevoir, une fois couplé à l'autobus commun du noeud d'ordinateurs, demandes d'accès mémoire spécifiques à l'appareil sur l'autobus commun. On inclut encore une logique de transformateur de protocole couplée à la logique de récepteur pour permettre l'appareil, une fois couplé au dispositif externe, pour communiquer avec le dispositif externe en utilisant un protocole approprié pour communiquer avec le dispositif externe indépendamment de la vitesse ou du protoco externe de dispositif.

 
Web www.patentalert.com

< (none)

< Internet-enabled portfolio manager system and method

> System and method for determining relative cache performance in a computer system

> (none)

~ 00001