A method and apparatus for compacting VLIW instructions in a processor having multiple functional units and including a buffer for storing compacted instructions, wherein NOP codes are eliminated from the compacted instruction and each compacted instruction includes words which contain an operation code directing the operation of one of the functional units, a dispersal code, and a delimiter code, wherein an alignment circuit parses each compacted instruction from the buffer based upon the delimiter codes of the words and aligns the compacted instruction in an alignment buffer and a dispersal circuit transfers each word of the compacted instruction stored in the alignment buffer into at least one operational field of a dispersed instruction buffer which stores an executable instruction having an operational field corresponding to each one of the functional units. Another embodiment is also shown which interleaves the bits of a buffer, alignment circuit, alignment buffer, dispersal circuit and dispersed instruction buffer to reduce the circuit area required for expanding the compacted instruction.

Une méthode et un appareil pour rendre des instructions de VLIW dans un processeur compactes ayant les unités fonctionnelles multiples et incluant un amortisseur pour stocker des instructions compactes, où des codes de NOP sont éliminés de l'instruction compacte et chaque instruction compacte inclut les mots qui contiennent un code opération dirigeant l'opération d'une des unités fonctionnelles, un code de dispersion, et un code de séparation, où un circuit d'alignement analyse chaque instruction compacte de l'amortisseur basé sur les codes de séparation des mots et aligne l'instruction compacte dans un amortisseur d'alignement et un circuit de dispersion transfère chaque mot de l'instruction compacte stockée dans l'amortisseur d'alignement dans au moins un champ opérationnel d'un amortisseur dispersé d'instruction qui les magasins une instruction exécutable ayant un champ opérationnel correspondre à chacune des unités fonctionnelles. Une autre incorporation est également montrée ce qui intercale le peu d'un amortisseur, d'un circuit d'alignement, d'un amortisseur d'alignement, d'un circuit de dispersion et de l'amortisseur dispersé d'instruction pour réduire le secteur de circuit exigé pour augmenter l'instruction compacte.

 
Web www.patentalert.com

< (none)

< Distributed branch logic system and method for a geometry accelerator

> System and method for on demand registration of tasks

> (none)

~ 00001