A flip-flop circuit for use with logic gates includes a dynamic input stage
and a static output stage. The flip-flop receives a single phase which
defines a precharge phase and an evaluation phase. The dynamic input stage
has a NMOS logic block coupled to receive one or more data signals. The
dynamic input stage output signal is precharged to a logic high level
during the precharge phase. During the evaluation phase, the NMOS logic
block of the dynamic input stage causes the dynamic input stage to
generate an output signal that either remains at a logic high level or
else transitions from high-to-low by performing a logic operation of the
data signals. The static output stage receives the output signal from the
dynamic input stage and the clock signal. During the precharge phase, the
static output stage maintains the flip-flop output signal logic at the
logic level of the previous evaluation phase independently of the signal
received from the dynamic input stage. During the evaluation phase, the
static output stage outputs the complement of the output signal received
from the dynamic input stage.
Ein Flipflopstromkreis für Gebrauch mit Logikgattern schließt ein dynamisches Eingang Stadium und ein statisches Ausgang Stadium ein. Der Flip-Flop empfängt ein einphasiges, das eine Vor-Aufladung Phase und eine Auswertung Phase definiert. Das dynamische Eingang Stadium hat einen NMOS Logikblock, der verbunden wird, um ein oder mehr Datensignale zu empfangen. Das dynamische Eingang Stadium Ausgangssignal wird zu einem hohen Niveau der Logik während der Vor-Aufladung Phase vorbelastet. Während der Auswertung Phase veranläßt der NMOS Logikblock des dynamischen Eingang Stadiums das dynamische, Stadium einzugeben, um ein Ausgangssignal zu erzeugen, daß entweder auf einem hohen Niveau der Logik oder sonst Übergängen von hoch-zu-niedrigem indem das Durchführen eines Logikbetriebes der Datensignale bleibt. Das statische Ausgang Stadium empfängt das Ausgangssignal vom dynamischen Eingang Stadium und vom Taktgebersignal. Während der Vor-Aufladung Phase behält das statische Ausgang Stadium die Flip-Flop Ausgangssignallogik auf dem Logikniveau der vorhergehenden Auswertung Phase unabhängig des Signals bei, das vom dynamischen Eingang Stadium empfangen wird. Während der Auswertung Phase gab der Static Stadium Ausgänge aus, welche die Ergänzung des Ausgangssignals vom dynamischen Eingang Stadium empfing.
