A method for allowing a RAM array within an SRAM to be tested via scan ATPG is disclosed. A first clocked flip-flop has a data input latched high, a scan-in input latched high, a clock input coupled to a signal source generating a periodic waveform, a scan-enable input coupled to a scan enable signal, and an output. The first flip-flop inverts the data input at the output when the scan enable signal is low, and places the scan-in input signal at the output when the scan enable signal is high. A second clocked flip-flop has a data input coupled to the output of the first flip-flop, a scan-in input latched high, a clock input coupled to the signal source, a scan enable input coupled to the scan enable signal, and an output. The second flip-flop inverts the data input at the output when the scan enable signal is low, and places the scan-in input signal at the output when the scan enable signal is high. An AND gate has a first input coupled to an inversion of the scan enable signal, a second input coupled to the output of the second flip-flop, and an output coupled to a write enable input to the SRAM.

Eine Methode für das Erlauben, daß eine RAM-Reihe innerhalb eines SRAM über Scan ATPG wird freigegeben geprüft wird. Ein erster abgestoppter Flip-Flop hat eine verriegelte Höhe der Dateneingabe, a ablichten-in Eingang verriegelter Höhe, ein Takteingang, der zu einer Signalquelle verbunden wird, die eine periodische Wellenform erzeugt, ein Ablichtenermöglichen Eingang, der zu einem Scan verbunden wird, Freigabesignal und einen Ausgang. Der erste Flip-Flop kehrt die Dateneingabe am Ausgang um, wenn der Scan Freigabesignal ist niedrig und setzt ablichten- im Eingangssignal am Ausgang, wenn der Scan Freigabesignal ist hoch. Ein zweiter abgestoppter Flip-Flop hat eine Dateneingabe, die zum Ausgang des ersten Flip-Flops, a ablichten-in Eingang verriegelter Höhe, ein Takteingang verbunden wird, der zur Signalquelle verbunden wird, ein Scan den Freigabe-Eingang, der zum Scan verbunden wird, Freigabesignal und einen Ausgang. Der zweite Flip-Flop kehrt die Dateneingabe am Ausgang um, wenn der Scan Freigabesignal ist niedrig und setzt ablichten- im Eingangssignal am Ausgang, wenn der Scan Freigabesignal ist hoch. UND Gatter hat einen ersten Eingang, der zu einer Umstellung des Scans verbunden wird, Freigabesignal, einen zweiten Eingang, der zum Ausgang des zweiten Flip-Flops verbunden wird, und ein Ausgang, der zu schreiben verbunden wird, Freigabe-Eingang zum SRAM.